PROJECT OVERVIEW
CPU design on an FPGA
Umsetzung von Befehlssatzanforderungen in ALU, Register, Befehlsdekodierung und Zustandssteuerung mit synthetisierbarem VHDL. Erstellung von Testbenches und Analyse von Signalverläufen in ModelSim; Synthese, Implementierung, Pin-Zuordnung und JTAG-Programmierung mit Quartus II.
VHDLModelSimQuartus II
Diese Übersicht enthält die bisher dokumentierten Projektangaben. Ein ausführlicher Bericht mit meinem Beitrag, technischen Entscheidungen und überprüfbaren Ergebnissen wird vorbereitet.